AI 招聘官

智能简历管理
H5
候选人 郭小兰 FPGA EDA工具链Tape-out项目

FPGA EDA工具链Tape-out项目

布局组核心开发 郭小兰

基本信息

担任角色 布局组核心开发
公司/背景 苏州异格技术有限公司
开始时间 -
结束时间 -

项目描述

实现IO Hard IP PLL以及物理约束模块布局开发 通过算法结合实现将硬件规则类代码转换 解决布局瓶颈 建立模块测试体系。

技术栈

FPGA EDA IO布局 Hard IP PLL 物理约束布局 算法 单元测试

亮点

关键路径时序优化30%
单元测试覆盖率提升至85%

来源文本

FPGA EDA工具链Tape-out项目
返回候选人 查看候选人