SPICE Engine 电路网表解析器重构、开发及维护
研发工程师、研发主管
和毅
基本信息
担任角色
研发工程师、研发主管
公司/背景
巨霖科技（上海）有限公司 / SPICE Engine
开始时间
-
结束时间
-
项目描述
为支持不同用户网表语法
不同厂商 SPICE 格式
子电路中使用 C 和 Python 描述器件行为
Verilog 器件以及大网表文件读取和解析
放弃 Parser 与 Database 深度耦合方式
依照编译原理开发介于网表文件和数据库数据之间的电路 IR
并开发电路数据 Dump 模块和电路 IR 持久化存储模块。使用 LLVM PASS 思路为电路 IR 编写可插拔 PASS
用于电路化简算法研究和电路数据统计提取。参与重构 SPICE Engine 项目
技术栈
SPICE
C
Python
Verilog
Parser
Database
电路 IR
LLVM PASS
MakeFile
静态库
动态库
valgrind
gdb
LCOV
亮点
完成重构后
新类型文件和语法的开发变得可实现
新的需求均在客户期望时间内完成开发
大文件读取能够支持并通过验收
在矩阵求解器项目组配合下实现求解效率进一步提升
将全部内存问题清零